【SI/PI】一文介紹電源完整性裡頭寄生電感扮演的重要角色！原來高阻抗的元兇就是它！
電感才是電源完整性PI最可怕的敵人
還記得上週的文章AI時代，決戰功耗巨獸：別只看眼圖！深入電源完整性DC壓降與AC漣波，打造訊號完整性SI的穩固基石我們提到，無論你從哪個角度分析電源完整性PI，幾乎都可以從歐姆定律下手，當PDN阻抗控制得夠低，就算暫態電流再怎麼大，能產生的瞬間電壓降(AC Droop)也有限。
所以才會有目標阻抗(Target Impedance)的定義，PDN設計的阻抗比Target impedance還來得低，我們就可以判斷這個電源設計較不會被瞬間的AC Droop給擊倒。而因為晶片所需要的抽載電流越來越大，操作電壓越來越低的緣故，這個目標阻抗是越來越有挑戰性。
那如何才能達到阻抗夠低呢？什麼樣的元件或因素會在電路中貢獻高阻抗，從而導致電壓雜訊飆高到不可接受的水平？為了解決這個關鍵問題，我們需要深入探討電源網路中最容易被忽視卻又最具破壞性的因素。這就帶我們來到本文的主角：電感(Inductance)！
電感 - 電源完整性的元兇
要理解電感，我們必須先從那個看不見、摸不著，卻真實存在的磁場開始談起。
還記得磁鐵這東西吧，我們在磁鐵周圍放一堆磁粉，磁粉就會圍繞著磁鐵的N-S極排列，這是因為磁鐵本身帶有強大的磁場，可以吸附磁性物質。(這網站講了一些不錯的東西)
讓我們將這磁鐵換成任何一條導線，只要有電流流過，它的周圍就會產生產生一圈圈環繞著它的磁場，還記得右手安培定理吧？就是在描述磁場方向與電流方向的相對關係。你應該會問，這跟”電感”有什麼關係？
這些磁場是能量儲存的形式，而電感正是用來量化這種電流產生磁場能力的物理量！
簡單來說，在相同的電流下，能夠產生越強大、越廣闊磁場的元件，其電感值就越高。
在封裝載板或是PCB上，我們稱這些藉由傳輸線、過孔Via、Power/Ground plane產生的電感為寄生電感或是雜散電感(Parasitic Inductance)。這個電感的產生主要由電流I、磁通密度B與面積A有關，可是我們先不談電流與磁通密度，這兩者對於我們設計者而言太不直觀，沒錯，電流也很不直觀！雖然你可以從Datasheet裡頭得到這個數字，可是你不知道你正在觀察的傳輸線或是Plane流經過的電流有多少。
這個面積是什麼意思？哪裡的面積？
電流是一個有去有回的東西，輸入1A，回來到源頭就得是1A，這代表著這個電流的流經路徑上會產生一個迴路，這個迴路會有一個面積，這個面積越大，表示這個電流貢獻出的電感就越大。這也是為什麼所有SI/PI的教科書和前輩都會苦口婆心地告誡：
盡可能縮小你的電流迴路面積
舉傳輸線為例，當我們改動PP介質的厚度時，寄生電感就會變大，這是因為當介質厚度增厚時，電流的迴路面積將會增加，進而增加電感值。其中還有一個有趣的發現…
前往SI/PI Frontier，繼續研究電源完整性吧！